Zennta
ログイン
会員登録
検索
後で読む
お気に入り
お気に入りグループ
検索
Qiita一覧
Zenn一覧
お問い合わせフォーム
利用規約
プライバシーポリシー
記事がありません
1
2
3
More pages
次へ
制御
制御
新しい時代の HDL "Veryl" を試した
SystemVerilog
Veryl
FPGA SDR再出発
FPGA
arXiv
SDR
DoCAP
HDLとRTLとは何か？FPGA初心者にもわかる基礎解説
hardware
FPGA
HLS
HDL
RTL
6. 生成AIで作成する5Gインフラ装置の汎用ハードウェア利用状況の推定
ソフトウェア
アーキテクチャ
5G
5GC
gnb
IT学会発表等
IT
学会発表
DoCAP
高位合成って何？HLS開発の全体像と検証ステップ
FPGA
HLS
高位合成
VitisVisionLibrary
アリババクラウドの包括的なGenAIエコシステム: 企業のイノベーションを推進
AI
ArtificialIntelligence
GenerativeAI
GenAI
PaiEas
作業診断と改善の展開
ISO
改善
HAZOP
作業診断
DoCAP
🚀 **「AIチップ革命：低消費電力で切り拓くサステナブルな生成AIの未来
#サステナブルAI開発
#省電力AIチップ革命
#次世代半導体
#生成AIとエネルギー問題
2025/4/6主にITとかセキュリティの記事
Security
ニュース
5G と 6G の違い
5G
6G
OneChipBook-12-AでMSX2版Wizardryを動かすまで
FPGA
MSX
【AWS】EC2 インスタンスファミリーの種類と使い分け
AWS
EC2
[組み込み] Zynqでカメラ制御
C++
Verilog
画像処理
FPGA
zynq
KR260のPetaLinuxでLチカ
FPGA
Lチカ
xilinx
KR260
最新の組み込みシステム技術を習得！FPGAとHILで競争力を高める方法
Verilog
データ回路設計
FPGAプログラム
HIL技術
ESP32-S3のボード設定を解析してみた
ArduinoIDE
ESP32
ESP32-S3
1000行で書けるOS作成を最後までやりきった話
C
QEMU
OS
エッセイ
RAMが64 MBのMilk-V Duoのsmall core上でZephyrRTOSを使ってLチカ
RTOS
Zephyr
RISC-V
milk-VDuo
KubernetesはOCI, CRI, CNI, SMI, CSI, CDI, NRIこれだけを理解すればいいから簡単に学習できます
kubernetes
oci
CSI
cni
smi
RTL-SDRとPythonでモノラルFMラジオを聴く方法
Python
asyncio
RTL-SDR
fm復調
pyrtlsdr
SystemVerilog アサーション (SVA) 入門（改訂版）
SystemVerilog
SVA
LLM推論チップ市場の競争状況（2024年以降）
NVIDIA
推論
cerebras
LLM
AIハードウェア
ロングテール半導体の戦略思考
設計
半導体
レガシー
ロングテール
経済安全保障
SystemVerilog アサーション (SVA) 入門
SystemVerilog
SVA
Assertions
MPFS-DISCO-KIT 向け Ubuntu 22.04 で u-dma-buf を試してみた
Linux
Ubuntu
FPGA
RISC-V
PolarFire
PetalinuxのビルドからSDカードを焼くまでの効率化
Bash
xilinx
petalinux
MATLAB/Simulink を用いた半導体設計のメリットを再考する
MATLAB
systemc
Simulink
後編：SystemC は終わってしまったのか？
C++
systemc
1
2
3
More pages
次へ